Einordnung von SystemC in den Design-/Verifikationsablauf

In der Hardwareentwicklung werden die Projekte immer
komplexer und umfangreicher. Gerade die Entwicklung
eines System-on-Chip kann mehrere Millionen Gatter
umfassen. Hinzu kommt, dass bei einem solchen System
eine Software geschrieben muss, die erst bei
Fertigstellung der Hardware getestet und verifiziert
werden kann. Um diesem Umstand entgegen zu wirken,
versucht man die Hardwareumgebung auf einer höheren
Abstraktionsebene festzulegen. In diesem Zuge wurde
die Sprachbibliothek SystemC entwickelt. Diese
ermöglicht auf Basis von C/C++ Hardware zu
beschreiben. Hinzu kommt, dass mit Hilfe solcher
Sprachmöglichkeiten ein System viel früher in seinen
hierarchisch höheren Funktionen verifiziert werden
kann, und so einen Top Down Entwurf ermöglichen
soll.

Autorentext
Habe an der Fachhochschule Stralsund studiert und dort Ende August 2004 mein Diplom(FH) im Fach Informatik mit Vertiefungsrichtung "Technische Informatik" erlangt, wobei diese Arbeit entstanden ist. Anschließend habe dort weitere 4 Semester studiert und den Master of Science in diesem Fach erreicht.

Klappentext
In der Hardwareentwicklung werden die Projekte immer komplexer und umfangreicher. Gerade die Entwicklung eines System-on-Chip kann mehrere Millionen Gatter umfassen. Hinzu kommt, dass bei einem solchen System eine Software geschrieben muss, die erst bei Fertigstellung der Hardware getestet und verifiziert werden kann. Um diesem Umstand entgegen zu wirken, versucht man die Hardwareumgebung auf einer höheren Abstraktionsebene festzulegen. In diesem Zuge wurde die Sprachbibliothek "SystemC" entwickelt. Diese ermöglicht auf Basis von C/C++ Hardware zu beschreiben. Hinzu kommt, dass mit Hilfe solcher Sprachmöglichkeiten ein System viel früher in seinen hierarchisch höheren Funktionen verifiziert werden kann, und so einen "Top - Down" Entwurf ermöglichen soll.