Conception d'un DPLL utilisant la technologie CMOS

Les PLL fonctionnent en ajustant en permanence un oscillateur commandé par tension ou par courant pour faire correspondre (verrouiller) la phase et la fréquence d'un signal d'entrée. Un circuit appelé comparateur de phase amène le VCO à rechercher et à se verrouiller sur la fréquence souhaitée, qui est réglée par un oscillateur commandé en tension. Lorsque la fréquence du VCO diffère de la fréquence de référence, le comparateur de phase produit une tension d'erreur. La boucle à verrouillage de phase numérique (DPLL) est l'un des dispositifs les plus importants dans presque tous les systèmes électroniques. Ce livre présente la conception de la DPLL en utilisant la technologie CMOS 45nm sub-micronique et implémentée en utilisant le logiciel microwind 3.1. Le logiciel microwind 3.1 est utilisé pour concevoir et simuler un circuit intégré au niveau de la description physique. La performance de la DPLL est également observée pour les différentes fréquences d'entrée variables et le résultat est conforme à la marque. La plage de verrouillage pour la DPLL et le temps de verrouillage sont également observés comme prévu.

Autorentext

M. Shankar N. Dandare (M.Sc., M.E., Ph. D.) est professeur au département d'ingénierie électronique du Babasaheb Naik College of Engineering, Pusad, Inde. Il est membre de nombreux organismes professionnels tels que l'ISTE, l'AMIE et l'IETE. Il a 34 ans d'expérience dans l'enseignement de l'ingénierie aux niveaux UG et PG et est l'auteur principal de trois livres d'ingénierie.