Analyse verschiedener DCVSL-Strukturen und Implementierung eines Volladdierers

Die Differential Cascode Voltage Switch Logic (DCVSL) ist eine CMOS-Schaltungstechnik, die in Bezug auf Verlustleistung, Schaltungsverzögerung, Layoutdichte und logische Flexibilität potenzielle Vorteile gegenüber der herkömmlichen NAND/NOR-Logik aufweist. In dieser Arbeit wird ein detaillierter Vergleich aller DCVSL-Strukturen einschließlich der Implementierung einer Volladdierer-Schaltung mit Hilfe dieser DCVSL-Strukturen vorgenommen, zu denen statische DCVSL, dynamische DCVSL und modifizierte DCVSL gehören. Die Leistungsanalyse wird in Cadence Virtuoso 90nm CMOS Technologie durchgeführt. Auf die Analyse all dieser DCVSL-Strukturen folgt die Implementierung eines Volladdierers. Addierer sind die Bausteine in Computersystemen. Digitale Computersysteme verwenden häufig arithmetische Operationen. Die Addition ist eine notwendige arithmetische Operation, die auch die Wurzel für arithmetische Operationen wie die Multiplikation ist. Durch Hinzufügen eines weiteren XOR-Gatters kann die grundlegende Addiererzelle so modifiziert werden, dass sie als Subtraktor funktioniert, der zur Division verwendet werden kann. Daher ist die 1-Bit-Volladdiererzelle der ultimative und einfache Block einer arithmetischen Einheit eines Systems. Die grundlegende 1-Bit-Volladdiererzelle muss also verbessert werden, ebenso wie die Leistung der digitalen Schaltungen.

Autorentext

Ich bin Subhrajit Roy. Ich habe meinen M.Tech-Abschluss mit einer Spezialisierung auf VLSI Design & Embedded Systems im Jahr 2015 am National Institute of Technology, Rourkela, Indien, gemacht. Derzeit arbeite ich in einem IT-Unternehmen.