Architecture PLL :

Une boucle à verrouillage de phase (PLL) est un système de rétroaction dans lequel un comparateur ou un détecteur de phase commande un oscillateur commandé en tension (VCO) dans une boucle de rétroaction pour que la fréquence (ou la phase) de l'oscillateur suive avec précision celle d'une fréquence de référence appliquée. Un circuit de filtrage est généralement nécessaire pour intégrer et lisser le signal d'erreur positif ou négatif et promouvoir la stabilité de la boucle. Un diviseur de fréquence est souvent inclus dans le chemin de retour pour établir la fréquence de sortie (dans la gamme du VCO) comme un multiple de la fréquence de référence. Le diviseur peut être implémenté de manière à ce que le multiple de fréquence, N, soit un nombre entier ou un nombre fractionnaire, caractérisant la PLL comme une PLL à nombre entier-N ou une PLL à nombre fractionnaire-N. Mais si la fréquence du signal de sortie d'un VCO était toujours prévisible et ne variait pas, il ne serait pas nécessaire d'utiliser un contrôle par rétroaction pour corriger l'erreur de fréquence, ce qui est connu sous le nom de synthétiseur numérique direct (DDS).

Autorentext

O Dr. Mohammad Arif Sobhan Bhuiyan trabalha atualmente como Professor Assistente no departamento de Engenharia Eléctrica e Eletrónica (EEE) da Xiamen Universidade Malaysia (XMUM), Malásia. Os seus interesses de investigação centram-se no domínio do VLSI e da comunicação sem fios.