Architectures arithmétiques approximatives CMOS à faible encombrement

Le calcul approximatif offre une solution alternative pour réduire la consommation d'énergie des dispositifs d'application DSP actuels à haute performance. Les techniques conventionnelles de multiplication et d'addition consomment beaucoup d'énergie. Dans ce mémoire, la conception d'unités arithmétiques approximatives pour les applications de traitement des signaux est explorée. Tout d'abord, un additionneur approximatif est proposé en modifiant la logique de la cellule de base de l'additionneur complet. La cellule d'addition proposée compte moins de transistors que les approches similaires récentes. Ensuite, un multiplicateur approximatif à faible erreur est conçu en utilisant la détection du premier bit et en sélectionnant n/2 bits pour une entrée de n bits. Le multiplicateur approximatif à n/2 bits proposé donne de bons résultats en termes d'erreur et de puissance par rapport à une approche similaire récente. Les unités approximatives sont ensuite mises en oeuvre dans une unité MAC (Multiply-Accumulate). L'unité MAC approximative proposée offre une amélioration significative en termes de puissance, de surface et de délai au prix d'une faible dégradation de la précision. Enfin, l'unité MAC proposée est mise en oeuvre dans une application de filtrage afin de vérifier sa fonctionnalité.

Autorentext

K.N.Vijeyakumar ha completado su ME en Electrónica Aplicada en GCT, Coimbatore. Ha completado su investigación en diseño de procesadores CMOS para aplicaciones de procesamiento de señales e imágenes. Ha publicado artículos de investigación en más de 27 revistas y 50 conferencias en las áreas de diseño de procesadores y diseño de aplicaciones de procesamiento de señales e imágenes.