Bereich- Verzögerung- Leistungseffizienter Carry Select Addierer

Ein Hauptziel wird in diesem Buch vorgeschlagen, um die Fläche und die Leistung der SQRT CSLA-Architektur zu reduzieren. Die kondensierte Summe von Gattern durch die Reduzierung der Menge an logischen Quellen dieser Arbeit bringt einen großen Vorteil bei der Verringerung der Fläche und auch der Leistung. Daher erhalten wir die ungleiche CSLA-Baugruppe mit geringer Fläche, geringer Leistung, einfach und real für VLSI-Hardware-Einsatz. Ich habe die logischen Aufgaben, die in den konventionellen und BEC-basierten CSLAs erklärt werden, entworfen, um den Datenbedarf zu überarbeiten und entlassene logische Prozesse zu kennen. Ich habe alle abgelehnten logischen Vorgänge der konventionellen CSLA, bei denen kein Fehler in der Ausgabe auftritt, ausgemerzt und eine neue logische Vorbereitung für die CSLA projiziert. In der projektierten CSLA-Methode wird die CS-Operation (Carry Select) vor der Kontrolle der Endsumme durchgeführt, dies ist der Hauptunterschied zwischen der konventionellen und der vorgeschlagenen Methode.

Autorentext

Assistenzprofessor bei SKNSITS LonavalaME(VLSI & Eingebettete Systeme)