CMOS flächeneffiziente approximative Arithmetikarchitekturen

Ungefähre Berechnungen bieten eine alternative Lösung zur Reduzierung des Energieverbrauchs von modernen DSP-Hochleistungsanwendungsgeräten. Herkömmliche Multiplikations- und Additionstechniken verbrauchen viel Energie. In diesem kurzen Entwurf werden ungefähre arithmetische Einheiten für die Signalverarbeitung untersucht. Zunächst wird ein ungefährer Addierer vorgeschlagen, indem die Logik der grundlegenden Volladdiererzelle geändert wird. Die vorgeschlagene Addiererzelle hat im Vergleich zu einem ähnlichen Ansatz aus jüngerer Zeit eine geringere Transistoranzahl. Als Nächstes wird ein Näherungsmultiplizierer mit geringem Fehler entworfen, der die Erkennung von Einsen und die Auswahl von n/2 Bits für eine n-Bit-Eingabe verwendet. Der vorgeschlagene n/2-Bit-Näherungsmultiplizierer weist im Vergleich zu einem ähnlichen Ansatz eine gute Leistung in Bezug auf Fehler und Leistung auf. Anschließend werden die Näherungseinheiten in einer Multiplizieren-Akkumulieren-Einheit (MAC) implementiert. Die vorgeschlagene ungefähre MAC-Einheit bietet eine erhebliche Verbesserung in Bezug auf Leistung, Fläche und Verzögerung bei nur geringer Verschlechterung der Genauigkeit. Schließlich wird die vorgeschlagene MAC-Einheit in einer Filteranwendung implementiert, um die Funktionalität zu überprüfen.

Autorentext

K.N.Vijeyakumar ha completado su ME en Electrónica Aplicada en GCT, Coimbatore. Ha completado su investigación en diseño de procesadores CMOS para aplicaciones de procesamiento de señales e imágenes. Ha publicado artículos de investigación en más de 27 revistas y 50 conferencias en las áreas de diseño de procesadores y diseño de aplicaciones de procesamiento de señales e imágenes.