CMOS SRAM Entwurf und Analyse von SRAM-Zellen mit geringem Leckstrom und hoher Geschwindigkeit

In dieser Arbeit wird die neuartige einseitige 5T- und 6T-SRAM-Zelle vorgestellt. Dieser Transistor ist eine Zelle mit hoher Dichte oder nimmt weniger Fläche ein als eine herkömmliche 6T-SRAM-Zelle. Der Leckstrom dieser Zelle ist im Vergleich zu anderen 5T- oder herkömmlichen 6T-Zellen sehr niedrig. Für diese Zelle ist wie bei einer herkömmlichen 6T-SRAM-Zelle eine Vorladeschaltung erforderlich. Diese Zelle ist außerdem energieeffizient. Die Ergebnisse zeigen außerdem, dass die in dieser Zelle gespeicherten Daten äußerst stabil sind. Bei jeder Art von Schaltkreis oder Anwendung gibt es immer Raum für Verbesserungen. Mit der vorgeschlagenen Konfiguration können wir sie mit verschiedenen Techniken verbessern. Wir können das Seitenverhältnis der Zelle ändern, um bessere Ergebnisse zu erzielen. Wir können Taktgatter für einen energieeffizienten Schaltkreis anwenden. Wir können den Peripherieschaltkreis für eine bessere Leistung verbessern.

Autorentext

Rohin Gupta est chercheur au GNDEC, à Ludhiana, et président de la société Brainiac Solutions. Le professeur Sandeep Singh Gill est professeur et directeur du département ECE au GNDEC, Ludhiana. Navneet Kaur est professeur assistant au GNDEC, Ludhiana.