Conception et analyse d'un additionneur spécial moderne efficace

Ce livre fournit l'idée de base de l'additionneur moderne. L'additionneur complet est le bloc de construction de base le plus important des circuits numériques employant des opérations arithmétiques. Il est de plus en plus nécessaire de rendre ces systèmes plus efficaces pour survivre à grande vitesse tout en consommant peu d'énergie. Les conceptions éco-énergétiques ont récemment attiré l'attention sur des unités fonctionnelles très utilisées, en particulier les additionneurs. La consommation d'énergie d'un additionneur dépend de la taille du circuit, de la structure de récurrence et de la complexité du câblage. Dans les circuits VLSI, tels que le traitement vidéo, le traitement des signaux numériques, les microprocesseurs utilisent des opérations arithmétiques qui sont effectuées par un additionneur complet. Le processus de calcul fondamental rencontré dans les systèmes numériques est l'addition binaire, pour accomplir ce processus, des additionneurs binaires sont utilisés, les demi-additionneurs et les additionneurs complets sont largement utilisés pour effectuer l'addition binaire. Cet article présente une analyse comparative de la conception d'un additionneur complet de 1, 4 et 16 bits et d'un soustracteur de 4 bits en utilisant une nouvelle technique et une technique conventionnelle. La conception et la simulation de l'additionneur complet sont effectuées dans Cadence Design en utilisant Virtuoso.

Autorentext

M. K. Yogeshwaran travaillait comme professeur adjoint au département d'ingénierie électronique et de communication du KIT-Kalaignarkarunanidhi Institute of Technology, Coimbatore. Il est un individu accommodant et polyvalent avec 6 ans d'enseignement dans les cours UG et PG. Il a publié de nombreux articles dans des revues et conférences internationales.

Klappentext

Ce livre fournit l'idée de base de l'additionneur moderne. L'additionneur complet est le bloc de construction de base le plus important des circuits numériques employant des opérations arithmétiques. Il est de plus en plus nécessaire de rendre ces systèmes plus efficaces pour survivre à grande vitesse tout en consommant peu d'énergie. Les conceptions éco-énergétiques ont récemment attiré l'attention sur des unités fonctionnelles très utilisées, en particulier les additionneurs. La consommation d'énergie d'un additionneur dépend de la taille du circuit, de la structure de récurrence et de la complexité du câblage. Dans les circuits VLSI, tels que le traitement vidéo, le traitement des signaux numériques, les microprocesseurs utilisent des opérations arithmétiques qui sont effectuées par un additionneur complet. Le processus de calcul fondamental rencontré dans les systèmes numériques est l'addition binaire, pour accomplir ce processus, des additionneurs binaires sont utilisés, les demi-additionneurs et les additionneurs complets sont largement utilisés pour effectuer l'addition binaire. Cet article présente une analyse comparative de la conception d'un additionneur complet de 1, 4 et 16 bits et d'un soustracteur de 4 bits en utilisant une nouvelle technique et une technique conventionnelle. La conception et la simulation de l'additionneur complet sont effectuées dans Cadence Design en utilisant Virtuoso.