Wir verwenden Cookies und Analyse-Tools, um die Nutzerfreundlichkeit der Internet-Seite zu verbessern und für Marketingzwecke. Wenn Sie fortfahren, diese Seite zu verwenden, nehmen wir an, dass Sie damit einverstanden sind. Zur Datenschutzerklärung.
Digitale Schaltkreise mit Techniken zur Reduzierung der Verlustleistung unterhalb der Schwelle
Details
Die zahlreichen Forschungsbemühungen im Bereich des VLSI-Designs mit geringer Leistung nahmen mit der steigenden Nachfrage nach tragbaren elektronischen Geräten zu. Aufgrund der fortschrittlichen IC-Technologie nimmt die minimale Strukturgröße von VLSI-Schaltungen weiter ab. Die Hersteller von VLSI-Chips nutzen den Vorteil der möglichen Reduzierung der Strukturgröße effektiv aus, indem sie die bestehenden Designs von VLSI-Chips skalieren (verkleinern), wodurch die Geschwindigkeit der Schaltung erhöht werden kann. Die Verkleinerung der Geometrie von Transistoren und die exponentiell wachsende Anzahl von Transistoren auf einem einzelnen Chip haben dazu geführt, dass das Energiemanagement für VLSI-Designs von entscheidender Bedeutung ist. Der Verlust durch Leckströme unterhalb des Schwellenwerts ist der Hauptbestandteil der Verlustleistung in VLSI-Schaltungen. Dieser Verlust muss reduziert werden, damit die Energie besser genutzt werden kann. Techniken wie CMOS, Stack, Sleep und Sleepy Keeper werden zur Kontrolle von Verlusten durch Leckströme unterhalb des Schwellenwerts eingesetzt. Diese effektiven Techniken zur Entwicklung von digitalen Schaltkreisen mit geringer Leistung reduzieren die Gesamtverlustleistung. Die Eigenschaften von digitalen Schaltkreisen wie Inverter, NAND, NOR, EXKLUSIV-ODER, HALB-ADDIERER und HALB-SUBTRAHIERER werden analysiert und in verschiedenen Technologien wie 45 nm, 120 nm und 180 nm verglichen.
Autorentext
El Dr. Kalagadda Bikshalu obtuvo su doctorado en la JNTUH (Universidad de Tecnología de Jawaharlal Nehru) de Hyderabad, y su máster en Electrónica Digital y Sistemas de Comunicación y su licenciatura en Electrónica y Comunicaciones en la JNTU (Universidad de Tecnología de Jawaharlal Nehru) de Hyderabad. Actualmente trabaja como profesor adjunto en el Departamento de Electrónica y Comunicaciones de la KUCE&T (Universidad de Ciencia y Tecnología de Kakatiya), en la India. Sus intereses son los die
Weitere Informationen
- Allgemeine Informationen
- GTIN 09786208678234
- Sprache Deutsch
- Größe H220mm x B150mm x T5mm
- Jahr 2025
- EAN 9786208678234
- Format Kartonierter Einband
- ISBN 978-620-8-67823-4
- Veröffentlichung 24.02.2025
- Titel Digitale Schaltkreise mit Techniken zur Reduzierung der Verlustleistung unterhalb der Schwelle
- Autor Kalagadda Bikshalu , M. Nakshatra
- Gewicht 131g
- Herausgeber Verlag Unser Wissen
- Anzahl Seiten 76
- Genre Bau- & Umwelttechnik