Digitales Wasserzeichensystem für die Videoauthentifizierung mit FPGA

Eine Hardware-Implementierung eines digitalen Wasserzeichensystems, das unsichtbare, halbzerbrechliche Wasserzeicheninformationen in komprimierte Videoströme in Echtzeit einfügen kann. Die Einbettung des Wasserzeichens wird im Bereich der diskreten Kosinustransformation verarbeitet. Um eine hohe Leistung zu erreichen, verwendet die vorgeschlagene Systemarchitektur eine Pipelinestruktur und nutzt Parallelität. Es wurde eine Hardware-Implementierung mit einem Field Programmable Gate Array vorgenommen, und es wurde ein Experiment mit einem kundenspezifischen, vielseitigen FPGA-Entwicklungsboard zur Bewertung der Gesamtleistung durchgeführt. Die experimentellen Ergebnisse zeigen, dass ein hardwarebasiertes Videoauthentifizierungssystem, das diese Wasserzeichentechnik verwendet, eine minimale Verschlechterung der Videoqualität aufweist und bestimmten potenziellen Angriffen widerstehen kann, z. B. Vertuschungsangriffen, Beschneiden und Entfernen von Segmenten in Videosequenzen.

Autorentext

Prof. Ashish S. Bhaisare, docente do Departamento EXTC em Shivajirao S. Jondhle College de Engenharia, Asangaon, Universidade de Mumbai, Índia. Obteve o seu mestrado em Electrónica Digital na Universidade de North Maharashtra, Índia. A sua área de interesse em Electrónica Analógica e software de Simulação. A sua área de Investigação em Marca de Água de Vídeo Digital.