Entwurf einer DPLL in CMOS-Technologie

PLLs arbeiten durch kontinuierliche Anpassung eines spannungs- oder stromgesteuerten Oszillators, um die Phase und Frequenz eines Eingangssignals anzupassen (einzurasten). Eine als Phasenkomparator bezeichnete Schaltung veranlasst den VCO, die gewünschte Frequenz, die über einen spannungsgesteuerten Oszillator eingestellt wird, zu suchen und einzustellen. Wenn die VCO-Frequenz von der Referenzfrequenz abweicht, erzeugt der Phasenkomparator eine Fehlerspannung. Die digitale Phasenregelschleife (DPLL) ist eines der wichtigsten Bauelemente in fast allen elektronischen Systemen. In diesem Buch wird der Entwurf einer DPLL in 45-nm-CMOS-Technologie vorgestellt und mit der Software microwind 3.1 umgesetzt. Die Software microwind 3.1 wird verwendet, um eine integrierte Schaltung auf der Ebene der physikalischen Beschreibung zu entwerfen und zu simulieren. Die Leistung der DPLL wird auch für die verschiedenen variablen Eingangsfrequenzen beobachtet und das Ergebnis wird bis zur Marke beobachtet. Der Verriegelungsbereich für die DPLL und die Verriegelungszeit wurden ebenfalls wie erwartet beobachtet.

Autorentext

M. Shankar N. Dandare (M.Sc., M.E., Ph. D.) est professeur au département d'ingénierie électronique du Babasaheb Naik College of Engineering, Pusad, Inde. Il est membre de nombreux organismes professionnels tels que l'ISTE, l'AMIE et l'IETE. Il a 34 ans d'expérience dans l'enseignement de l'ingénierie aux niveaux UG et PG et est l'auteur principal de trois livres d'ingénierie.