Entwurf und Analyse eines effizienten modernen Spezialaddierers

Dieses Buch vermittelt die Grundidee des modernen Addierers. Der Volladdierer ist der wichtigste Grundbaustein der digitalen Schaltungen, die arithmetische Operationen verwenden. Es ist notwendig, diese Systeme effizienter zu machen, damit sie mit hoher Geschwindigkeit arbeiten und gleichzeitig wenig Energie verbrauchen. Energieeffiziente Entwürfe haben in letzter Zeit mehr Aufmerksamkeit erlangt, und zwar für stark beanspruchte Funktionseinheiten, insbesondere für Addierer. Der Energieverbrauch eines Addierers hängt von der Größe der Schaltung, der Rekursionsstruktur und der Komplexität der Verdrahtung ab. In VLSI-Schaltungen wie Videoverarbeitung, digitale Signalverarbeitung und Mikroprozessoren werden arithmetische Operationen von Volladdierern ausgeführt. Der grundlegende Rechenprozess in digitalen Systemen ist die binäre Addition. Um diesen Prozess durchzuführen, werden binäre Addierer verwendet, wobei Halbaddierer und Volladdierer weit verbreitet sind, um die binäre Addition durchzuführen. In diesem Beitrag wird eine vergleichende Analyse des Entwurfs eines 1-Bit-, 4-Bit- und 16-Bit-Volladdierers sowie eines 4-Bit-Subtrahierers unter Verwendung einer neuen und einer herkömmlichen Technik vorgestellt. Der Entwurf und die Simulation des Volladdierers wird in Cadence Design mit Virtuoso durchgeführt.

Autorentext

M. K. Yogeshwaran travaillait comme professeur adjoint au département d'ingénierie électronique et de communication du KIT-Kalaignarkarunanidhi Institute of Technology, Coimbatore. Il est un individu accommodant et polyvalent avec 6 ans d'enseignement dans les cours UG et PG. Il a publié de nombreux articles dans des revues et conférences internationales.