Fehlertolerante Latches und Flip-Flops mit geringem Stromverbrauch

Heutzutage werden Latches und Flipflops häufig zur Datenspeicherung verwendet. Dieses Buch konzentriert sich auf die Untersuchung und den Entwurf von fehlertoleranten Schaltungen, um Fehler auf Schaltungsebene zu reduzieren und eine Schaltung vor Fehlern zu schützen. In diesem Buch werden acht neuartige fehlertolerante Latches mit geringem Stromverbrauch und vier glitchfreie Flipflops behandelt. Die Latch-Konfigurationen wurden mit einer 1P-2N-Struktur und einer 2P-1N-Struktur oder einer 1P-2N-Struktur, einer 2P-1N-Struktur und einer C-Element-Struktur entworfen. Wenn ein transienter Fehler eine der Strukturen betrifft, wird er durch die andere Struktur korrigiert. Die glitchfreien dual edge triggered flip flops sind neuartige und einzigartige Designs. Bis jetzt wurden bestehende DET-FF-Designs entweder mit einer C-Element-Schaltung oder einer 1P-2N-Struktur oder einer 2P-1N-Struktur konstruiert, aber die vorgeschlagenen neuen Designs wurden mit einer Kombination aus C-Element-Schaltung und 2P-1N-Struktur oder C-Element-Schaltung und 1P-2N-Struktur entworfen. Die neuen glitchfreien DET-FFs bieten einen völlig glitchfreien Ausgang und können die Systemeffizienz erhöhen. Die potenzielle Neuheit dieser Arbeit besteht darin, dass die vorgestellten neuen Designs den Stromverbrauch um 50 % senken und zur Energieeinsparung des Gesamtsystems beitragen können.

Autorentext

Dr. Sumitra Singar hat 2018 an der Mody University of Science and Technology, Lakshmangarh, Sikar, Rajasthan, Indien, promoviert. Sie hat ihren M.Tech. in VLSI Design im Jahr 2013 abgeschlossen. Sie hat 2010 ihren B.Tech. an der Technischen Universität von Rajasthan, Rajasthan, Indien, gemacht.