IMPLEMENTIERUNG EINER HOCHLEISTUNGSFÄHIGEN 32-BIT RISC CORE ARCHITEKTUR

In diesem Buch geht es um den Entwurf eines RISC-Prozessors mit Pipelining-Architektur. Das 5-stufige Pipelining wird verwendet, um die Geschwindigkeit der Operation zu verbessern. Die 5 Stufen sind Fetch, Decode, Execute, Memory und Write Back. Der Entwurfsprozess umfasst verschiedene stromsparende Techniken auf architektonischer Ebene, was beweist, dass diese Methoden effizienter sind als Back-End-Techniken zur Reduzierung des Stromverbrauchs. Eingebettete Prozessoren mit geringem Stromverbrauch werden in einer Vielzahl von Anwendungen wie Autos, Telefonen, Digitalkameras, Druckern und anderen Geräten eingesetzt. Der Grund für ihre breite Verwendung ist, dass sie klein sind, daher nicht viel Die-Fläche beanspruchen und kostengünstig herzustellen sind. Eine geringe Leistungsaufnahme hilft, die Wärmeabgabe zu reduzieren, die Batterielebensdauer zu verlängern und die Zuverlässigkeit des Geräts zu erhöhen.

Autorentext

Chandra Shaker Arrabotu est actuellement professeur assistant au département d'ingénierie électronique et télématique de l'Institut G. Nararayanamma de technologie et de sciences (pour les femmes), à Hyderabad. Ses recherches portent sur l'Internet des objets, l'informatique multiaccès en périphérie, l'apprentissage automatique et les systèmes embarqués.