Kostengünstiges Überlastungsmanagement für NOC

Durch rasche Innovationen in der Schaltungsintegrationstechnologie ist es gelungen, Milliarden von Transistoren auf einem einzigen Chip zu integrieren. Der Fortschritt in der IC-Technologie hat die Herausforderung mit sich gebracht, den maximalen Leistungsgewinn aus zusätzlichen Ressourcen herauszuholen. In jüngster Zeit haben Computerarchitekten das Many-Core-Design gefordert, um den Rechenanforderungen der nächsten Generation gerecht zu werden. Chips mit einer großen Anzahl von Kernen, dynamischer Parallelität und bescheidenem Stromverbrauch werden vorgeschlagen, um den zukünftigen Rechenanforderungen gerecht zu werden. Interessanterweise hängt die Leistung der Many-Core-Architektur stark von der Kompetenz des On-Chip-Verbindungsnetzes ab. Networks-on-Chip (NoCs) haben sich als Rückgrat von Many-Core-Architekturen herauskristallisiert. Dennoch könnte eine schlechte Netzwerkleistung aufgrund von Überlastung zu einem großen Hindernis bei zukünftigen Multi-Core-Designs werden. In der vorliegenden Forschungsarbeit untersuchen wir die Ursachen von Staus in NoCs und zeigen Wege auf, um die Leistungsbedrohung zu mindern. Insbesondere liegt der Schwerpunkt dieser Forschung auf der Bereitstellung kosteneffizienter Lösungen für das Staumanagement, die für NoCs geeignet sind.

Autorentext

Monobrata Debnath received his M.S. in Computer Engineering and Ph.D. in Electrical Engineering in the year 2010 and 2016 respectively from the University Of Texas at San Antonio, where he is currently working as a research scientist. His research interests include computer architecture, networks-on-chip, IoT and Simultaneous Multi-threading.