Mise en uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT

Les multiplicateurs à grande longueur de bit ont un impact majeur sur les performances des circuits numériques dans de nombreuses applications comme la cryptographie, le traitement des signaux numériques et le traitement des images. Les performances de nombreux problèmes de calcul sont souvent dominées par la vitesse à laquelle une opération de multiplication peut être exécutée. Ce livre donne un bref aperçu de divers multiplicateurs tels que Baugh Wooley, Pezaris, Array, Booth, multiplicateurs védiques et multiplicateurs basés sur des compresseurs. L'objectif principal est de comparer les différents types de multiplicateurs en termes de consommation d'énergie, de surface et de délai. Ces concepts de multiplication signés sont implémentés en Verilog HDL et mis en oeuvre dans le Cadence RTL Compiler avec la technologie 180nm.

Autorentext

Frau Saranya Karunamurthi arbeitet als Assistenzprofessorin in der Abteilung EEE am Dr. Mahalingam College of Engineering & Technology, Pollachi, Tamil Nadu, Indien. Sie hat ihren Master-Abschluss in Angewandter Elektronik an der Anna University gemacht. Ihre Forschungsinteressen sind VLSI-Design, analoge und digitale Schaltungen, umkehrbare Logik, ASIC-Implementierung.