PLL-Architektur

Ein Phasenregelkreis (PLL) ist ein Rückkopplungssystem, bei dem ein Phasenkomparator oder -detektor einen spannungsgesteuerten Oszillator (VCO) in einer Rückkopplungsschleife ansteuert, damit die Oszillatorfrequenz (oder -phase) genau der angelegten Referenzfrequenz folgt. Eine Filterschaltung ist in der Regel erforderlich, um das positive oder negative Fehlersignal zu integrieren und zu glätten und die Stabilität der Schleife zu erhöhen. Ein Frequenzteiler ist häufig in den Rückkopplungspfad integriert, um die Ausgangsfrequenz (innerhalb des VCO-Bereichs) als ein Vielfaches der Referenzfrequenz festzulegen. Der Teiler kann so implementiert werden, dass das Vielfache der Frequenz, N, entweder eine ganze oder eine gebrochene Zahl ist, was die PLL als Ganzzahl-N-PLL oder als gebrochene N-PLL kennzeichnet. Wäre die Frequenz des Ausgangssignals eines VCOs jedoch immer vorhersehbar und ohne Schwankungen, wäre eine Rückkopplungsregelung zur Korrektur des Frequenzfehlers, die als direkter digitaler Synthesizer (DDS) bekannt ist, nicht erforderlich.

Autorentext

O Dr. Mohammad Arif Sobhan Bhuiyan trabalha atualmente como Professor Assistente no departamento de Engenharia Eléctrica e Eletrónica (EEE) da Xiamen Universidade Malaysia (XMUM), Malásia. Os seus interesses de investigação centram-se no domínio do VLSI e da comunicação sem fios.