Techniques de conception écoénergétiques sur FPGA

Dans cet ouvrage, nous avons conçu un décodeur 64 bits, un décodeur compatible avec l'Internet des objets (IoT), un contrôleur de feux de signalisation économe en énergie, des barrières automatiques basées sur des capteurs pour les passages à niveau publics, un capteur de charge mobile utilisant la norme LVCMOS IO, une montre-bracelet biomédicale, un lecteur Unicode pour le grec, le latin et le sindhi, une horloge numérique et un filtre FIR utilisant Verilog. Nous utilisons également l'approche de conception basée sur les objectifs, la mise à l'échelle de la capacité, la mise à l'échelle de la fréquence, la prise en compte thermique, le clock gating, la mise à l'échelle de la tension, les normes d'E/S LVCMOS, HSTL et SSTL. Nous utilisons les derniers FPGA Virtex-6, Kintex-7 et Artix-7 basés sur les technologies 28 nm et 40 nm. Nous utilisons XPower Analyzer pour l'estimation de la puissance et Xilinx pour la simulation du langage de description du matériel. En résumé, nous avons couvert plus de 10 circuits différents et 10 techniques d'efficacité énergétique différentes qui aideront les chercheurs et les apprenants à acquérir ces techniques et à les appliquer dans leurs propres conceptions afin de réaliser des conceptions écoénergétiques avec Verilog.

Autorentext

Shivani Madhok è vicedirettrice del Gyancity Research Lab. Ha lavorato con ricercatori di oltre 11 paesi e ha pubblicato 22 articoli di ricerca su Springer, conferenza internazionale sponsorizzata dall'IEEE. È stata invitata dall'Organizzazione per la ricerca e lo sviluppo della difesa (DRDO) del governo indiano a presentare la sua ricerca.