Teilweise Rekonfiguration mit AES-Algorithmen

Der Markt für FPGAs (Field Programmable Gate Array) wächst rasant und bietet zahlreiche Anwendungen in unterschiedlichen Branchen. In dieser Arbeit wird über die partielle Rekonfiguration (PR) berichtet, mit der FPGAs dynamisch rekonfiguriert werden können. PR könnte nützlich sein, um den Flächenbedarf zu reduzieren und die Vielseitigkeit der Systeme zu erhöhen. Heutzutage müssen kryptographische Algorithmen aus Sicherheitsgründen modifiziert werden. Darüber hinaus ist die für die Implementierung kryptografischer Anwendungen erforderliche spezielle Hardware kostspielig. Daher wird eine Lösung mit Hilfe der rekonfigurierbaren Datenverarbeitung vorgeschlagen. Hierin wird die partielle Rekonfiguration mit dem AES-Algorithmus (Advanced Encryption Standard) erforscht, um das Ziel der Sicherheit in der Kryptographie zu erreichen. Dafür haben wir eine neue Methodik der Schlüsselverschlüsselung/-entschlüsselung entwickelt und eine sehr gute Leistung erzielt.

Autorentext

Rashmi Mahajan ha realizado un doctorado y un máster en tecnología VLSI en la Universidad Kavayitri Bahinabai Chaudhari North Maharashtra (KBCNMU), en Jalgaon, en ingeniería electrónica. Tiene más de 20 publicaciones en varias revistas nacionales e internacionales. Está asociada a varios proyectos de investigación financiados en VLSI y en sistemas integrados.