VLSI-Architektur für System on Chip (SOC) zur Bildkomprimierung

Das rasche Wachstum digitaler Bildverarbeitungsanwendungen, einschließlich Desktop-Publishing, Multimedia, Telekonferenzen und hochauflösendes Fernsehen (HDTV), hat den Bedarf an effektiven und standardisierten Bildkomprimierungstechniken erhöht. Dies ist mit Hilfe der System-On-Chip (SOC)-Technologie, die geringe Anforderungen an Leistung, Fläche, Verzögerung und Kosten stellt, populärer geworden. Unkomprimierte Multimediadaten (Grafik, Audio und Video) erfordern erhebliche Speicherkapazität und Übertragungsbandbreite. Das digitalisierte Videosignal wird mit DHT, DCT, DFT, DST und deren Kombinationen mit DHT komprimiert. Die diskrete Hartley-Transformation wird aufgrund ihrer Reversibilität als Basistransformation verwendet; daher können andere Transformationskerne aus DHT entwickelt werden. Die Architektur wurde mit Verilog Hardware Descriptive Language entwickelt und für Standbilder getestet. Die Simulationsergebnisse zeigen, dass die Hybridtransformation DHT+DCT mit der vorgeschlagenen Architektur eine Kompressionsrate von 81 % erreicht. Außerdem wurden Leistung, Verzögerung und Fläche der Hybridtransformation DHT+DCT berechnet. Die Arbeit kann erweitert werden, um eine neue Single-Kernel-Transformation abzuleiten, die eine geringere Komplexität aufweisen kann.

Autorentext

O Dr. P. John Paul tem 32 anos de experiência como Académico, Investigador e Administrador, incluindo 5 anos de experiência industrial na área de VLSI & Sistemas Incorporados. Actualmente, é Director do MRCE, Hyderabad. A sua contribuição inclui supervisão de PhD, Patente, 12 livros, 24 Revistas e 15 Conferências no campo de VLSI & Embedded Systems.